🌈 初配信告知 🌈 ついに初配信の日時発表です!! 〖9月18日(水) 12:00〜〗 待ちに待った初配信✨ やっとみんなに会える‼️ 初配信までにより沢山の人たちと 出会いたいから❤♻💬👤巡回っ!! みゅーのIRIAMはこちら↓ web.iriam.app/s/user/cwK5R8v… #IRIAMライバーさんと繋がりたい #IRIAM繋がり隊

後夜祭（雑談枠） Nya-Sci🐈🔬 #REALITY で配信中!! reality.app/viewer/9754230…

カルボナーラに関しては、負けてない気がする

結局、半導体製造って活版印刷と同じ 原版を作るコストがバカでかいけど、その原版から量産するコストが比較的低いから、量産すればするほど単価は安くなる 輸送コストも1度に大量輸送すればコストは低くなっていく なんで、その最初の原版を設計製造するコストをかけられるかが重要

半導体製造における原版は「フォトマスク」と言われる、ウェハに回路を転写するためのガラス板 そのフォトマスクが千万円/枚超で、それが製造したい層数分必要 つまり、「ちょっと試しに作ってみよう」が非常に難しい 初期費用がとんでもなくかかる、、、 国の支援がどれだけケチかわかるよね

やりたい事沢山 コラボしたい FPGAのガチ紹介とか、プチ講義とかしたい 時間とお金が足りんww

うーむ XORは真値の合計のパリティを返すモノだから、3入力にすると使えないんだよな、、、 となると、LUTで解決するのが良い感じかな 53.2kしか無いから、無駄なく使わないと 回路規模が大きいFPGA欲しいな、、、30万位の、、、お高い、、、

受託解析で、解析によって最適化されたハードウェアを用意して解析できるサービス とか、展開できたら良いな〜

シーケンサーからの出力は、恐らくΔΣ型ADCである当たりをつけて、最大32bit長のデータであるはず それらを5k Hz以上で処理できれば、リアルタイムにfastqで出力できる 32bit→3bitへの変換、、、何クロックで出来るかな〜 目標、クオリティスコアも含めて100クロック以内

仕事中に面白そうなロジック思いつくのやめて欲しい 切実に 試せないじゃん 悲しみ

先輩社員の謎の発言 「にゃーしーさん油断するとすぐ手空きになるんで、常に複数タスク渡しておかないと不安でしょうがなくて、、、」 どうやら我は先輩社員の不安の種らしい

Nを検知したら、1塩基だけずらした亜鎖を作って演算を進めるロジックを思いついた気がする それともプロセッサの方で処理した方が良いのかな 悩み

結局亜鎖の数を認識しないといけないから、ロジックにデータ読み出す時にやるか、プロセッサー側で事前にやっておくかになるのか 出来るだけロジックでやりたいけど、回路規模とクロック消費の問題がある 悩み

ex) AAATTTGCNGGTTT（適当） だったら AAATTTGCNGGTTT（←主鎖） GGTTT（←亜鎖） にして、擬似的に2データとして扱い同時に演算 スコアのいい方を最終的には採用

これ、亜鎖にする方逆にしないとダメだ AAATTTGCNGGTTT（主鎖） AAATTTGC（亜鎖） こうすれば判定を減らせる

今月のタスクが割とオーバーフローしてる が、成果を出しつつ残業時間を減らす 、、、減らしたい

最近気付いた 我の思考速度は割と早いらしい ついでに思考容量も大きいらしい でも記憶力が皆無 例えるなら、HDD16GBのワークステーション 、、、誰かクラウドストレージくれww

慢性的に頭が痛い事に気付いた いつからだ？ 気がつかなかった、、、